英特尔本周表示，它受委托为美国国防部制造的原型多芯片芯片现已提前一年多准备就绪。

这家 x86 巨头对过度交付的强调似乎反映了一种新发现的自我意识，即它目前并没有在按时交付产品方面享有最好的声誉，能源部的阿贡国家实验室很清楚这一点。

该实验室的 Aurora 超级计算机将使用英特尔的 HBM-toting Sapphire Rapids Xeons 和 Ponte Vecchio GPU，自 2017 年以来因英特尔无法按时交付芯片而一再推迟。该系统原定于 2021 年上线，目前仍在进行中。

与 Aurora 相比，英特尔根据其最先进的异构集成封装 (SHIP) 计划为美国国防部制造的原型远没有那么复杂。然而，它们确实利用了许多支撑超级市场的相同技术。

根据 SHIP 计划，英特尔的任务是开发在同一处理器封装内放置和连接 CPU、FPGA、ASIC 和政府开发的小芯片的方法。这个想法是英特尔设计一些部件，其他部件提供其他块，并且它们都聚集在同一芯片内的多个独立芯片上。

自从 AMD 推出其 Ryzen、Epyc 和 Threadripper 处理器系列以来，这种多裸片、小芯片方法已经流行了很多年，这些处理器系列将多个计算和 IO 裸片封装在一个封装中，以实现更高的核心数量和更高的产量。此后，英特尔在其最新一代 CPU 和 GPU 中采用了这项技术。

一般来说，英特尔和 AMD 已经使用他们的架构将相似类型的芯片粘合在一起——CPU 内核、IO 控制器——而五角大楼希望使用英特尔的嵌入式多芯片互连桥 (EMIB) 和 Foveros 3D 封装技术将截然不同的芯片组合在一起各种芯片，将 CPU 链接到特定于应用程序的设计。国防部提供这些敏感的军用芯片设计，而英特尔则提供通用计算组件、制造并将它们拼接在一起。

国防部在该计划下的目标之一是“使他们的供应链多样化”。由于英特尔是美国为数不多的具有多芯片计算架构经验的领先代工运营商之一，因此它是自然而然的选择。

虽然英特尔表示它刚刚交付了第一批原型，但它对 SHIP 计划的参与远未结束。这家晶圆厂巨头表示，将继续开发多芯片封装的原型，同时努力改进小芯片的尺寸、重量、功率和性能。

你们中间的愤世嫉俗者可能还会说英特尔比计划提前了一年多，因为鉴于至强巨人在 Aurora 方面的上述记录，美国军方为英特尔设定了一个非常慷慨的最后期限，它能够满足，所以这里的胜利也不算什么特别的。当然，我们绝不会提出这样的建议。英特尔总有一天会开始迎头赶上，对吧？

虽然五角大楼与英特尔合作以实现其目标，但要使异构小芯片架构获得主流可行性，芯片制造商将不得不就他们应该如何相互交流的标准达成一致。

直到最近，大多数多芯片接口——如 AMD、英特尔和其他公司开发的接口——都是围绕他们自己的产品设计的。例如，AMD 并没有试图让它的 GPU 芯片与英特尔的 CPU 芯片对话——好吧，除了那一次他们这样做了。

最近，几家领先的芯片制造商联合起来支持称为通用小芯片互连高速 (UCIe) 的芯片到芯片通信行业标准。该规范旨在成为小芯片的通用语言，并最终可能允许各种新颖的芯片组合。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3366内容，欢迎关注。