神经网络智能芯片是一类针对人工智能算法进行器件、电路或体系结构定制的芯片，特别是针对深度学习的智能芯片。由于它具有应用广泛的特点，备受业界关注，几乎成为当前智能芯片的代名词。然而，神经网络处理器设计目前仍然面临着一些重要的挑战：
数据访问和计算之间的平衡 数据访问瓶颈是神经网络芯片性能进一步提升的主要挑战之一。并行化是提高神经网络芯片性能的主要技术手段，但如果数据访问能力不能进一步提高，这就形成了瓶颈，导致片上并行部件利用率不高，造成“利用墙”的问题。相比于过去的处理器设计，神经网络芯片的片上数据存储，还没有类似于Cache这样的经典结构出现。不过非常值得期待，如能有突破，则会是神经网络芯片发展的里程碑。
架构的通用性 神经网络研究很热，各种各样的神经网络层出不穷，不同神经网络互连结构、基础计算部件不同，与之匹配的硬件架构需求也不同。比如针对CNN的加速架构，在执行LSTM模型时并行利用率可能还不到20%。由于硬件的固化性，架构实时可重构的空间有限，在架构设计时就应充分考虑通用性问题。
低功耗技术体系 随着研究的深入，正如通用微处理器分化高性能（以Intel/AMD为代表）和低功耗（以ARM为代表）两套不同技术体系一样，神经网络加速器也可能发展出高性能神经网络处理器和低功耗神经网络处理器两套截然不同的技术体系。高性能神经网络处理器可以通过并行、多核架构来扩展性能。但低功耗设计方面还需要进一步突破。
| 留言与评论（共有 0 条评论） |
