日前才正式发表新一代显示适配器的图形处理器大厂辉达(NVIDIA)，日前又公告未来图形处理器的发展路线图。其中，针对再下一代的代号Ampere的显示适配器，除了制程将升级到7纳米节点之外，虽然性能还是未知数，但是藉由7纳米制程技术将会把图形处理器的芯片核心面积大幅降低，从现在754㎜²的GV102或者TU102的核心面积，将降低到440㎜²左右的核心面积。

根据国外科技网站《3DCenter》日前的报导指出，在NVIDIA自2016年到2020年的图形处理器路线图中，可以看出当前Volta及Turing的12纳米制程芯片，以及未来的Ampere的7纳米制程芯片发展。其中，在12纳米制程的Volta与Turing芯片中，目前主要有3种核心。GV100的核心面积高达815㎜²。而GV102，也就是现在的TU102核心是754㎜²。至于GV014，也就是才刚发表的TU104核心面积，估算是来到500㎜²左右。

而在这样的核心架构下，虽然12纳米制程节点的图形处理器架构更适合高性能计算及AI运算，而且Turing架构的芯片还加入了游戏用的光线追踪功能。但是，总体来说还是Volta的架构，芯片核心面积比Pascal大，成本也很高，对主流市场上的低阶产品销售不利。因此，游戏玩家还是在等待下一代的7纳米制程Ampere芯片。虽然，现在连影子都还没看到。不过，《3DCenter》网站根据7纳米制程的特点做了估算，使用新制程之后的图形处理器核心面积将会大幅降低，GA100会降至550㎜²左右，GA102核心降至440㎜²，GA104核心更只有290㎜²。另外，在主流市场的GA106只有190㎜²、GA107则是120㎜²，入门级的GA108核心只有67㎜²。因此，可说7纳米图形处理器核心面积较上一代下降了大概30%到40%，这对降低成本以及制造难度都有其帮助。

另外，预计NVIDIA的7纳米制程图形处理器也将是台积电代工。而且根据台积电的消息，与16纳米制程技术相比，台积电的7纳米制程技术将提升35%的性能，降低65%的能耗。同时晶体管密度是之前的三倍。台积电预计2019年初会推出内含EUV技术的7纳米+制程技术，晶体管密度将会再提升20%，功耗降低10%。届时也会把芯片的性能再提升，更适合用在高效能的图形运算上。